Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.4, lỗi sau sẽ xuất hiện khi tạo Ví dụ thiết kế IP FPGA SDI II khi chọn tùy chọn bo mạch cho Bộ phát triển tùy chỉnh:
Lỗi Tcl: LỖI: Giá trị "OSC_CLK_1_" cho việc gán "DEVICE_INITIALIZATION_CLOCK" là bất hợp pháp. Chỉ định một giá trị pháp lý.
Để khắc phục sự cố này, vui lòng làm theo các bước dưới đây:
Đối với thiết bị Agilex™ 7:
Người dùng có thể chọn tùy chọn Không có Bộ công cụ phát triển thay vì Bộ phát triển tùy chỉnh.
Thiết kế được tạo sẽ vẫn giữ nguyên, nhưng người dùng phải cập nhật gán mã PIN trong tệp QSF.
Đối với thiết bị Stratix® 10:
Người dùng có thể chọn tùy chọn Không có Bộ công cụ phát triển thay vì Bộ phát triển tùy chỉnh.
Người dùng được yêu cầu cập nhật gán mã PIN và bao gồm gán sau trong tệp QSF:
set_instance_assignment -name IO_STANDARD "1.8 V" -to <destination>
set_instance_assignment -name CURRENT_STRENGTH_NEW DEFAULT -to <destination>
set_instance_assignment -name SLEW_RATE 1 -to <destination>
Sự cố này được khắc phục bắt đầu với Phần mềm Quartus® Prime Pro Edition phiên bản 24.1.