ID bài viết: 000098481 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/04/2024

Tại sao lỗi liên kết lại xuất hiện trong mô phỏng sử dụng Intel® FPGA Hard IP F-Tile Ethernet hoặc F-Tile Ethernet Multirate Intel® FPGA IP khi SIM FAST chuyển đổi với macro UX_CLOCK_DRIFT_CORRECTION được bật?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 24.1 trở về trước, bạn có thể thấy lỗi liên kết trong mô phỏng bằng Intel® FPGA Hard IP Ethernet F-Tile hoặc Intel® FPGA IP Đa tốc độ Ethernet F-Tile khi SIM FAST chuyển đổi với macro UX_CLOCK_DRIFT_CORRECTION được bật.

    Độ phân giải

    Giải pháp cho vấn đề này là loại bỏ các công tắc SIM FAST với macro UX_CLOCK_DRIFT_CORRECTION khỏi thiết kế.

    Sự cố này dự kiến sẽ được khắc phục trong bản phát hành tương lai của Phần mềm Quartus® Prime Pro Edition.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.