ID bài viết: 000098383 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/04/2024

Tại sao tôi thấy lỗi bit khi vòng lặp nối tiếp bên trong được bật cho các thiết kế chế độ thích ứng thủ công của bộ thu phát Agilex™ 7 FGT?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 24.1 trở về trước, trình tự kích hoạt vòng lặp nối tiếp nội bộ cho chế độ thích ứng thủ công của bộ thu phát Agilex™ 7 FGT không tối ưu. Bạn có thể quan sát thấy tỷ lệ lỗi bit (BER) cao bất ngờ khi có tín hiệu bên ngoài trên đầu vào của máy thu.

Độ phân giải

Để khắc phục sự cố này, trước khi kích hoạt vòng lặp nối tiếp nội bộ, bạn có thể áp dụng một trong hai phương pháp sau:

  1. Ngắt kết nối FGT RX khỏi cáp hoặc mô-đun bên ngoài
  2. Điều khiển tín hiệu nguồn bên ngoài ở chế độ ba trạng thái hoặc không tải điện

Không có kế hoạch khắc phục sự cố này trong bản phát hành Phần mềm Quartus® Prime Pro Edition trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.