ID bài viết: 000097884 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/01/2024

Tại sao trình giả lập Synopsys VCS* không thành công khi mô phỏng Ví dụ thiết kế Intel® FPGA IP Ethernet ba tốc độ F-Tile?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Ethernet Tốc độ gấp ba
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.2 và 23.3, trình mô phỏng Synopsys VCS * không thành công khi nhắm mục tiêu Ví dụ thiết kế Intel® FPGA IP Ethernet ba tốc độ F-Tile.

Độ phân giải

Để khắc phục sự cố này, hãy thêm khóa chuyển mô phỏng "-debug_region=encrypt" trong USER_DEFINED_ELAB_OPTIONS trong tập lệnh mô phỏng Synopsys VCS* được tạo (run_vcs.sh) cho Ví dụ thiết kế Intel® FPGA IP Ethernet ba tốc độ F-Tile.

Sự cố này được khắc phục trong phiên bản 23.4 của Phần mềm phiên bản Intel® Quartus® Prime Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7
Bộ phát triển Intel® Agilex™ Chuỗi I

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.