ID bài viết: 000097694 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 19/12/2023

Tại sao thời gian cấu hình cho các thiết bị Intel Agilex® 7 tăng khoảng 10% khi sử dụng 4 ô thu phát (F-tile/R-tile) trong thiết kế trong Phần mềm Prime Pro Edition Phiên bản 23.4 Intel® Quartus®?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    Phần mềm lập trình FPGA Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.4, bạn có thể quan sát thấy rằng thời gian cấu hình cho các thiết bị Intel Agilex® 7 tăng khoảng 10% so với các phiên bản trước khi sử dụng 4 ô thu phát (F-tile / R-tile) trong thiết kế.

Độ phân giải

Sự cố này sẽ được khắc phục trong bản phát hành Phần mềm phiên bản Prime Pro Intel® Quartus® trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.