ID bài viết: 000097681 Loại nội dung: Lỗi in Lần duyệt cuối: 15/04/2024

Tại sao các gói có kích thước không chính xác được truyền từ Hệ thống con Ethernet FPGA IP cho biến thể đa cổng Agilex™ 7 F-Tile khi tham số Cấu hình lại động được bật và tham số Giao diện máy khách được đặt thành Phân đoạn MAC?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.4, các gói có kích thước không chính xác sẽ được truyền từ các biến thể Agilex™ 7 F-Tile đa cổng của Hệ thống con Ethernet FPGA IP khi cả tham số Cấu hình lại động được bật và tham số Giao diện máy khách được đặt thành MAC Phân đoạn. Sự cố này sẽ ảnh hưởng đến tất cả các cổng có thể cấu hình lại động, từ 50GbE đến 400GbE.

Độ phân giải

Không có giải pháp thay thế cho vấn đề này.

Sự cố này đã được khắc phục bắt đầu từ phiên bản 24.1 của Phần mềm Quartus® Prime Pro Edition.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.