ID bài viết: 000097636 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/12/2023

Tại sao tôi thấy lỗi xây dựng trên trình mô phỏng Cadence Xcelium* khi sử dụng IP F-Tile Intel Agilex® 7?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.4, Intel Agilex® 7 IP F-Tile có thể hiển thị lỗi thời gian phức tạp khi sử dụng trình mô phỏng Cadence Xcelium* tương tự như lỗi được hiển thị bên dưới:

    xmelab: *E,CUVIMG (<QUARTUS_INSTALL_DIR>/ libraries/megafunctions/ftileb_ag_v0.sv,624316): Tên ngầm không được phép trong tên phân cấp.

    Độ phân giải

    Để khắc phục sự cố này, hãy sử dụng tùy chọn mô phỏng Cadence Xcelium* dành riêng cho người dùng sau:

    xmelab: *E,CUVIMG (<QUARTUS_INSTALL_DIR>/libraries/megafunctions/ftileb_ag_v0.sv,624316): Tên ngầm không được phép trong tên phân cấp.

    Sử dụng công tắc phức tạp (-genhier) trong tập lệnh biên dịch mô phỏng.

    Ví dụ:

    xmelab -genhier -thư giãn -timescale '1 ps / 1 fs' -genhier -access + rwc <top_level_name>

    Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.