ID bài viết: 000097635 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 14/12/2023

en_pfc_port trong IP Ethernet E-Tile có phải là thanh ghi chỉ đọc không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Hướng dẫn sử dụng IP cứng E-Tile: IP cứng E-Tile cho các IP Intel FPGA CPRI PHY Ethernet và E-Tile (UG-20160 ), thanh ghi en_pfc_port được xác định sai là chỉ sẵn sàng. Trên thực tế, nó là một thanh ghi đọc-ghi để kích hoạt TX PAUSE hoặc TX PFC.

Độ phân giải

Vấn đề này hiện đang được lên kế hoạch để được khắc phục trong một bản phát hành trong tương lai của UG-20160.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
FPGA Intel® Stratix® 10 TX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.