Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 22.1 đến 23.3, IP FPGA DMA Đa kênh cho Ví dụ Thiết kế PCI Express* cho biến thể F-Tile không thể mô phỏng khi sử dụng trình mô phỏng Cadence Xcelium*.
Để khắc phục sự cố này trong mô phỏng, sử dụng lệnh dưới đây để chạy với mô phỏng Cadence Xcelium:
Đối với Phần mềm Quartus® Prime Pro Edition phiên bản 23.3
sh xcelium_setup.sh USER_DEFINED_VERILOG_COMPILE_OPTIONS="+define+RTLSIM\ +define+SSM_SEQUENCE\ -sv" USER_DEFINED_ELAB_OPTIONS="-warn_multiple_driver\ -timescale\ 1ns/1ps" USER_DEFINED_SIM_OPTIONS="" | phát bóng simulation.log
Đối với Phần mềm Quartus® Prime Pro Edition phiên bản 22.1 đến 23.2
sh xcelium_setup.sh USER_DEFINED_VERILOG_COMPILE_OPTIONS="+define+RTLSIM\ +define+SSM_SEQUENCE\ -sv" USER_DEFINED_ELAB_OPTIONS="-timescale\ 1ns/1ps" USER_DEFINED_SIM_OPTIONS="" | phát bóng simulation.log
Sự cố này được khắc phục trong phần mềm Quartus® Prime Pro Edition phiên bản 23.4.