ID bài viết: 000097176 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 10/05/2024

Tại sao các tham số Độ trễ Sẵn sàng-Hợp lệ của Giao diện AXI của IP FPGA Bộ nhớ Địa chỉ Nội dung trong Hệ thống con Bộ nhớ FPGA IP bị tắt?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.3, các tham số trong phần Độ trễ Sẵn sàng Hợp lệ của Giao diện AXI bị vô hiệu hóa trong IP FPGA Bộ nhớ Địa chỉ Nội dung.

    Độ phân giải

    Sự cố này đã được khắc phục trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.4.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.