Cảnh báo (13469): Cảnh báo gán Verilog HDL tại mbl_table_mux.sv (116): giá trị bị cắt ngắn với kích thước 24 để khớp với kích thước của mục tiêu (23)

Cảnh báo này có thể được nhìn thấy trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.3 khi bạn biên dịch thiết kế có chứa Hệ thống con bộ nhớ Intel® FPGA IP khởi tạo Intel® FPGA IP Bộ nhớ có thể truy cập nội dung bằng thuật toán MBL. Điều này xảy ra khi một phiên bản Intel® FPGA IP Bộ nhớ có thể truy cập nội dung sử dụng MBL được kết nối với bộ nhớ ngoài không đủ lớn để chứa cả bảng băm và bảng khóa/kết quả.

Cảnh báo này không thể bỏ qua.
Để khắc phục sự cố này trong phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.3, hãy thực hiện một trong các giải pháp sau:

• Giảm số log2 của khóa/bảng kết quả
• Tăng kích thước thiết bị bộ nhớ của bạn
• Giảm chiều rộng khóa/kết quả
• Giảm số lượng thùng mỗi hàng

Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.