Do lỗi trong phiên bản 2023.4.10 của Hướng dẫn Sử dụng Ví dụ Thiết kế IP FPGA SDI F-tile, thông tin về vị trí của các công tắc trên bộ phát triển được nêu trong Tiểu chương 1.4. Biên dịch và thử nghiệm thiết kế trong phần cứng tại điểm số 5 là không chính xác.
Thông tin chính xác về vị trí của các công tắc trên bộ phát triển như sau:
Đảm bảo tất cả các công tắc trên bộ phát triển đều ở vị trí mặc định. Tham khảo Hướng dẫn Sử dụng Bộ phát triển Bộ thu phát-SoC Intel Agilex® 7 I-Series để biết thêm thông tin.
Nếu bạn đang tạo một vòng lặp song song với một ví dụ thiết kế VCXO bên ngoài, hãy chuyển DIPSW S10.2 trên bo mạch sang vị trí TẮT
Thông tin cập nhật này sẽ được thêm vào trong bản phát hành trong tương lai của Hướng dẫn Sử dụng Ví dụ Thiết kế Intel® FPGA IP F-Tile SDI II.