ID bài viết: 000096802 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 14/12/2023

Tại sao tôi thấy lỗi phức tạp trên trình mô phỏng Cadence Xcelium* và Synopsys VCS* với IP F-tile Intel® FPGA?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự thay đổi trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.3 và 23.2, bạn có thể thấy những lỗi này khi xây dựng với trình mô phỏng Cadence Xcelium * và Synopsys VCS *:

Trình mô phỏng Synopsys VCS*

Lỗi-[ICPD_INIT] Sự kết hợp bất hợp pháp của trình điều khiển <QUARTUS_INSTALL_DIR>/eda/sim_lib/synopsys/ctfb_hssi_atoms_ncrypt.sv, 4246150

Trình mô phỏng Cadence Xcelium*

xmelab: *E, MULAXX (<QUARTUS_INSTALL_DIR> / eda / sim_lib / ctfb_hssi_atoms_ncrypt.sv): Nhiều trình điều khiển để always_ff biến đầu ra clairvoyance_match phát hiện ..

Những lỗi này chỉ xảy ra khi mô phỏng Intel® FPGA IP F-tile.

Độ phân giải

Để khắc phục những sự cố này, hãy sử dụng các công tắc dành riêng cho trình mô phỏng để tiến hành mô phỏng.

Trình mô phỏng Synopsys VCS*:

Sử dụng công tắc xây dựng ( -ignore initializer_driver_checks) trong tập lệnh của bạn.

Ví dụ:

USER_DEFINED_ELAB_OPTIONS="-bỏ qua initializer_driver_checks "

sh $QSYS_SIMDIR/synopsys/vcs/vcs_setup.sh QSYS_SIMDIR=$QSYS_SIMDIR QUARTUS_INSTALL_DIR=$QUARTUS_INSTALL_DIR USER_DEFINED_ELAB_OPTIONS="\"$USER_DEFINED_ELAB_OPTIONS\"" SKIP_SIM=$SKIP_SIM TOP_LEVEL_NAME=$TOP_LEVEL_NAME

Sau khi thêm công tắc này, thông báo lỗi được chuyển đổi thành cảnh báo sau:

Cảnh báo-[LOOP-REROLL-ENABLED] Tối ưu hóa cuộn lại vòng lặp được bật <QUARTUS_INSTALL_DIR>/eda/sim_lib/synopsys/ctfb_hssi_atoms2_ncrypt.sv, 26

Nó sẽ ảnh hưởng đến khả năng gỡ lỗi dòng cho khối này. Vui lòng thêm công tắc -Xrerolloff nếu bạn muốn duy trì khả năng gỡ lỗi dòng cho khối này.

Trình mô phỏng Cadence Xcelium*:

Sử dụng công tắc xây dựng ( -warn_multiple_driver ) trong tập lệnh của bạn.

Ví dụ:

xmelab -warn_multiple_driver -thư giãn -timescale '1 ps / 1 fs' -genhier -access + rwc <top_level_name>

Sau khi thêm công tắc này, thông báo lỗi được chuyển đổi thành cảnh báo sau:

xmelab: * W, MULAXX (<QUARTUS_INSTALL_DIR> / eda / sim_lib / ctfb_hssi_atoms_ncrypt.sv): Nhiều trình điều khiển cho biến đầu ra always_ff clairvoyance_match phát hiện ..

Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7

1

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.