Mô tả
Bạn có thể thấy lỗi này trong Phần mềm Intel® Quartus® Prime Pro Edition khi biên dịch thiết kế sử dụng phân vùng thiết kế và giao diện SystemVerilog.
Sự cố xảy ra khi những điều sau là đúng:
- mô-đun phân vùng thiết kế truy cập trực tiếp vào các thành viên bên trong của giao diện SystemVerilog
- giao diện SystemVerilog được khởi tạo bên ngoài phân vùng thiết kế
- giao diện SystemVerilog không sử dụng modport để xác định hướng truy cập đó qua ranh giới phân vùng
Không hỗ trợ triển khai phân vùng thiết kế trên ranh giới mô-đun sử dụng giao diện SystemVerilog mà không chỉ định hướng của tất cả các cổng trong giao diện thông qua modport.
Độ phân giải
Để tránh lỗi này, hãy sử dụng cấu trúc modport để xác định rõ ràng hướng của tất cả các tín hiệu trong giao diện trên ranh giới phân vùng.