Mô tả
Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.2 trở về trước, bạn có thể thấy lỗi này trong giai đoạn lắp ráp khi nhắm mục tiêu Agilex™ 7 I-Series và M-Series FPGAs sử dụng IP R-Tile FPGA cho Compute Express Link* (CXL*). Lỗi này xảy ra khi tín hiệu nPERST được kết nối với kết cấu logic mềm FPGA. Logic trong lõi phải được điều khiển bởi một tín hiệu khác.
Độ phân giải
Để khắc phục sự cố này, sửa đổi thiết kế để làm cho chân nPERST chỉ ổ đĩa vào R-Tile PCIe* IP
Sự cố này được khắc phục bắt đầu với phần mềm Quartus® Prime Pro Edition phiên bản 23.3