Mô tả
Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.2, Ví dụ thiết kế IP cứng FPGA Ethernet F-Tile 200GE hoặc 400GE sẽ không thành công trong giai đoạn Tạo logic hỗ trợ của quá trình biên dịch khi lưu lượng Dừng TX khi đối tác liên kết gửi tham số Tạm dừng được đặt thành Có.
Độ phân giải
Để khắc phục sự cố này, hãy làm theo các bước dưới đây:
- Xác định vị trí và mở tệp eth_f_hw_ip_top.sv nằm trong thư mục <design_example_name>/hardware_test_design/common/
- Xóa các cổng i_tx_pfc và o_rx_pfc có trong phiên bản dut
- Lưu tệp eth_f_hw_ip_top.sv đã sửa đổi
- Biên dịch lại mẫu thiết kế
Sự cố này đã được khắc phục trong phiên bản 23.3 của Phần mềm Quartus® Prime Pro Edition.