Tại sao Intel® FPGA Hard IP Ethernet F-Tile không thành công trong giai đoạn tạo logic hỗ trợ Intel® Quartus® Prime Pro Edition khi nâng cấp thiết kế từ Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.1 lên phiên bản 23.2 trong HĐH ...

Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.2, việc nâng cấp thiết kế phiên bản 23.1 bao gồm Intel® FPGA Hard IP Ethernet F-Tile trong đó tham số GUI "Sử dụng chèn địa chỉ nguồn" đã được đặt sẽ gây ra lỗi "Tạo logic hỗ trợ" trong HĐH Windows*.

Để khắc phục sự cố này trong phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.2, hãy thực hiện các bước sau:

1. Trong dự án 23.1 của bạn, xác định vị trí tham số "bb_f_ehip_mac_txmac_saddr" trong tệp <tên biến thể ethernet>/synth/<ethernet_variant_name>.v
2. Trong dự án 23.2 của bạn, xác định vị trí tham số "bb_f_ehip_mac_txmac_saddr" trong tệp <tên biến thể ethernet>/synth/<ethernet_variant_name>.v
3. Sao chép giá trị cho tham số 23.1 "bb_f_ehip_mac_txmac_saddr" vào giá trị của tham số 23.2 "bb_f_ehip_mac_txmac_saddr".
4. Lưu tệp biến thể <ethernet name>/synth/<ethernet_variant_name>.v 23.2
5. Biên dịch lại dự án Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.2

Ngoài ra, tạo phiên bản sạch từ đầu của Intel® FPGA Hard IP F-Tile Ethernet trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.2.

Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.