ID bài viết: 000095892 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 10/10/2023

Có vấn đề gì trong Hướng dẫn sử dụng ASMI Parallel II Intel® FPGA IP không?

Môi Trường

  • Phần mềm thiết kế Intel® Quartus® Prime
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có. Có một số tên cổng không chính xác, ghi chú không chính xác và một số cổng bị thiếu.

    (1) Có các cổng sau trong Hình 1 và Bảng 2:

    • qspi_dataout (Hình 1) , fqspi_dataout (Bảng 2)
    • qspi_dclk
    • qspi_scein
    • avl_csr_addr
    • avl_csr_rddata
    • avl_csr_rddata_valid
    • avl_mem_addr
    • avl_mem_rddata_valid
    • avl_mem_byteenble

    Nhưng những điều này là không chính xác. Tên cổng chính xác như sau:

    • qspi_pins_data
    • qspi_pins_dclk
    • qspi_pins_ncs
    • avl_csr_address
    • avl_csr_readdata
    • avl_csr_readdatavalid
    • avl_mem_address
    • avl_mem_readdatavalid
    • avl_mem_byteenable

    (2) Có ghi chú 3 cho Giao diện ống dẫn trong Bảng 2, cho biết, "Khả dụng khi bạn bật tham số giao diện Disable dedicated Active Serial interface."
    Nhưng nó không chính xác. Mô tả chính xác là "Khả dụng khi bạn bật tham số giao diện Bật chân SPI".

    (3) Có các cổng bị thiếu sau trong Bảng 2:

    Tín hiệuChiều rộngHướngMô tả
    atom_ports_dclk1RaKết nối với dclk của ASMI Block
    atom_ports_ncs 1 ~ 3RaKết nối sce của ASMI Block
    atom_ports_oe1RaKết nối với oe của Khối ASMI
    atom_ports_dataout 4Raatom_ports_dataout xuất dữ liệu ra chân dữ liệu AS thông qua Khối ASMI.

    Đối với Intel® Arria® 10, Intel® Cyclone® 10 GX, Arria® V Arria® V GZ, Cyclone® V và Stratix® V, kết nối atom_ports_dataout[0:3] với data0out, data1out, data2out, data3out của Khối ASMI.

    Đối với Intel® Cyclone® 10 LP, Cyclone®IV GX, Cyclone®IV E, Stratix® IV, Arria® II Arria® II GZ, kết nối atom_ports_dataout[0] với sdoin của Khối ASMI.
    atom_ports_dataoe4RaKết nối atom_ports_dataoe[0:3] với data0oe, data1oe, data2oe, data3oe của ASMI Block
    atom_ports_datain4Nhậpatom_ports_datain nhận dữ liệu từ chân dữ liệu AS thông qua Khối ASMI.

    Đối với Intel® Arria® 10, Cyclone®10 GX, Arria® V, Arria® V GZ, Cyclone® V và Stratix® V, kết nối atom_ports_datain[0:3] với data0in, data1in, data2in, data3in của Khối ASMI.

    Đối với Intel® Cyclone® 10 LP, Cyclone® IV GX Cyclone® IV E, Stratix® IV, Arria® II Arria® II GZ, kết nối atom_ports_datain[1] với data0out của Khối ASMI.
    Độ phân giải

    Các cổng này khả dụng khi bạn bật tham số giao diện Vô hiệu hóa Active Serial chuyên dụng.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 8 sản phẩm

    FPGA Arria® V và FPGA SoC
    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Cyclone® IV
    FPGA Cyclone® V và FPGA SoC
    FPGA Intel® Cyclone® 10
    FPGA Intel® MAX® 10
    FPGA Stratix® IV
    FPGA Stratix® V

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.