ID bài viết: 000095841 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 31/10/2023

Tại sao Ví dụ thiết kế Intel® FPGA IP Intel Agilex® 7 F-Tile PMA/FEC Direct PHY không thể mô phỏng khi sử dụng Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.1?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.1, Intel Agilex® 7 F-Tile PMA/FEC Direct PHY Intel® FPGA IP được định cấu hình để tạo ví dụ thiết kế FHT PAM4 4 400G 4 PMA Lanes RSFEC 544/514 sẽ không thể mô phỏng.

Độ phân giải

Để khắc phục sự cố này trong phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 23.1, hãy thay đổi thuộc tính chế độ lặp lại FHT chọn từ TẮT sang chế độ SERIAL_EXT_LOOPBACK và tạo lại IP.

Sự cố này được khắc phục trong phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.2.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Intel Agilex® 7 FPGAs and SoC FPGAs

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.