ID bài viết: 000095755 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 28/07/2023

Tại sao lỗi độ chính xác dấu thời gian của các thiết kế PTP với IP Ethernet 25G Intel® Stratix® 10 FPGA cao hơn dự kiến?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • 25-Gbps Ethernet MAC và Chức năng PHY Độ trễ thấp IP FPGA Intel® IP-25GEUMACPHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition Phiên bản 22.4, các thiết kế PTP sử dụng IP Ethernet 25G Intel® Stratix® 10 FPGA có thể quan sát thấy các giá trị lỗi chính xác dấu thời gian cao hơn trong cả mô phỏng và phần cứng.

    Vấn đề này sẽ ảnh hưởng đến tốc độ 10G và 25G.

    Độ phân giải

    Để khắc phục sự cố này trong Phần mềm Intel® Quartus® Prime Pro Edition v22.4, hãy bù lỗi độ chính xác của dấu thời gian bằng cách thêm giá trị sau vào giá trị độ trễ RX PMA đã định cấu hình trong 0xB06 CSRegister (RX_PTP_PMA_LATENCY):

    - Chế độ 25G: Thêm 2,56ns (một clk_rxmac chu kỳ xung nhịp)

    - Chế độ 10G: Thêm 6,4ns (một clk_rxmac chu kỳ xung nhịp)

    Sự cố này đã được khắc phục trong phiên bản 23.1 của Phần mềm phiên bản Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.