ID bài viết: 000095589 Loại nội dung: Lỗi in Lần duyệt cuối: 12/11/2024

Tại sao biến thể F-Tile với sự kết hợp của PTP và các cổng không hỗ trợ PTP trong Hệ thống con Ethernet FPGA IP không mô phỏng chính xác?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.2, các biến thể F-Tile với sự kết hợp giữa PTP và các cổng không hỗ trợ PTP trong Hệ thống con Ethernet FPGA IP sẽ không thể mô phỏng đúng cách.

    Độ phân giải

    Không có giải pháp thay thế cho vấn đề này.

    Sự cố này đã được khắc phục trong phiên bản 24.2 của Phần mềm Quartus® Prime Pro Edition.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.