ID bài viết: 000095548 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/04/2024

Làm cách nào để sử dụng tín hiệu refclock_status trên Tham chiếu F-Tile Agilex™ 7 và Xung nhịp PLL Hệ thống FPGA IP trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.2?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Tín hiệu đầu ra refclock_status trên Agilex™ 7 F-Tile Reference và System PLL Clocks FPGA IP trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.2 không hoạt động.

    Độ phân giải

    Bạn không nên sử dụng tín hiệu đầu ra refclock_status . Nếu bạn muốn biết trạng thái của đồng hồ tham chiếu PLL hệ thống của mình, bạn có thể suy ra điều này bằng cách theo dõi xem các tín hiệu out_systempll_synthlock_[n] tx_pll_locked[n], tx_ready[n] và rx_ready[n] có khẳng định cao hay không.

    Sự cố này được khắc phục bắt đầu với Phần mềm Quartus® Prime Pro Edition phiên bản 23.3.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.