ID bài viết: 000095014 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 29/05/2023

Tại sao Intel Agilex Bộ tạo lưu lượng® DDR4 EMIF 2.0 FPGA 7 của bộ tạo lưu lượng DDR4 7 không chính xác hiển thị tín hiệu thất bại?

Môi Trường

  • Phần mềm thiết kế Intel® Quartus® Prime
  • IP FPGA Intel® Thành phần gỡ lỗi giao diện bộ nhớ ngoài
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 20.4, khi người dùng đã định cấu hình TG2 để bật chế độ THERNET, quay lại địa chỉ bắt đầu và số lượng vòng lặp lớn hơn 1, nếu TG2 phát hiện lỗi, nó sẽ không hiển thị tín hiệu lỗi và thời gian chờ sẽ xảy ra. Điều này xảy ra khi TG2 đi vào giai đoạn đọc được nhắm mục tiêu để thực hiện một lần đọc khác đến địa chỉ bị lỗi và không rời khỏi sân khấu.

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.1.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.