ID bài viết: 000094656 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 17/10/2023

Lỗi (14566): Bộ lắp không thể đặt (các) <amount> bộ phận ngoại vi do xung đột với các ràng buộc hiện có (<amount> LVDS_CHANNEL (s))</amount></amount>

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn sẽ thấy lỗi fitter "Lỗi (14566): Bộ lắp không thể đặt (các) thành phần ngoại vi <số lượng> do xung đột với các ràng buộc hiện có (<số tiền> LVDS_CHANNEL(các)" khi cố gắng biên dịch thiết kế với TX LVDS SERDES bao gồm nhiều ngân hàng.

    Lỗi được nhìn thấy nếu các kênh không được đặt trên cùng một ngân hàng với PLL như kênh đầu tiên được ánh xạ tới khối IP SERDES. Ví dụ: các chân được gán cho các ngân hàng 3B, 3C và 3D, với đồng hồ tham chiếu cho PLL được gán cho một chân CLK trên ngân hàng 3C.

    Sự sắp xếp như sau:

    3A: tx_data[0..15]

    3B: tx_data[16..38]

    3C: tx_data[39..51]

    Độ phân giải

    Vui lòng liên hệ với Kỹ sư ứng dụng tại địa phương của bạn để có được giải pháp cho vấn đề này và trích dẫn ID lỗi: 15012251590.

    Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC
    FPGA Intel® Arria® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.