ID bài viết: 000094550 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/11/2023

Tại sao thanh ghi AXI-Lite của tôi truy cập vào trình phân tích cú pháp gói PTP của Hệ thống con Ethernet Intel® FPGA IP không thành công trong Chế độ xung nhịp không đồng bộ 10G?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 23.1, thanh ghi AXI-lite truy cập vào bộ phân tích cú pháp gói PTP của Hệ thống con Ethernet Intel® FPGA IP sẽ không thành công ở Chế độ xung nhịp không đồng bộ 10G nếu xung nhịp đường dẫn dữ liệu AXI-ST chậm hơn xung nhịp AXI-Lite.

    Độ phân giải

    Để khắc phục sự cố này, hãy đảm bảo rằng xung nhịp AXI-Lite chậm hơn xung nhịp đường dẫn dữ liệu AXI-ST.
    Sự cố này sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
    Intel® Agilex™ Chuỗi I FPGAs và SoC FPGAs

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.