Không, các bit đầu cắm 64b/66b không tuân thủ tiêu chuẩn IEEE802.3ae khi sử dụng PCS nâng cao với chế độ Cơ bản trong bộ thu phát PHY Intel® Stratix® 10 FPGA L-Tile/H-Tile IP và Bộ thu phát PHY riêng Intel® Arria® 10/Cyclone® 10 FPGA.
Tiêu chuẩn IEEE802.3ae yêu cầu tiêu đề được gửi và nhận LSB trước, với bit dấu hiệu điều khiển được đặt ở bit[0].
Thay vào đó, các bit đầu cắm được gửi dưới dạng MSB đầu tiên khi sử dụng trong Bộ thu phát L-Tile/H-Tile PHY Intel® Stratix® 10 FPGA IP và Bộ thu phát PHY Intel® Arria® 10/Cyclone® 10 FPGA trong PCS nâng cao với chế độ Cơ bản.
Bộ thu phát L-Tile/H-Tile IP Intel® Stratix® 10 FPGA IP và Bộ thu phát PHY Intel® Arria® 10/Cyclone® 10 FPGA ip hoàn toàn tuân thủ tiêu chuẩn IEEE802.3ae khi được định cấu hình trong chế độ 10Gbase-R.
Để giải quyết vấn đề này trong PCS nâng cao với chế độ Cơ bản, bạn có thể triển khai những điều sau:
- Đối với hướng truyền: Trì hoãn thời gian tx_ parallel_data một chu kỳ đồng hồ đối với dữ liệu tx_control hành.
- Đối với hướng nhận: Trì hoãn việc lưu rx_control dữ liệu của một chu kỳ đồng hồ đối với rx_data.
Bạn có thể tham khảo mã sau làm ví dụ.
Sự cố này không ảnh hưởng đến sự tuân thủ IEEE802.3ae với các IP giao thức thu phát Intel không sử dụng PCS nâng cao với Chế độ cơ bản.