ID bài viết: 000094247 Loại nội dung: Lỗi in Lần duyệt cuối: 28/11/2023

Tại sao Ví dụ thiết kế CPRI Intel® FPGA IP cho các biến thể 24G với thiết bị Intel® Stratix® 10 L/H-Tile không thể mô phỏng khi sử dụng trình mô phỏng Cadence Xcelium*?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • CPRI Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 22.4 trở về trước, bạn có thể thấy Ví dụ thiết kế CPRI Intel® FPGA IP cho các biến thể 24G với thiết bị Intel® Stratix® 10 L/H-Tile không thể mô phỏng khi sử dụng trình mô phỏng Cadence Xcelium*.

    Độ phân giải

    Không có giải pháp thay thế cho vấn đề này.
    Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 NX
    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 TX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.