ID bài viết: 000094012 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 06/05/2024

Lỗi (21843): Quy tắc: gdrb_gdr_pcie_ip16::p f0_pci_msi_64_bit_addr_cap_rule @ gdr.z1577b.u_pcie_ss.u_ctop.ub_core16

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 22.4 trở về trước, lỗi biên dịch ở trên xảy ra khi IP FPGA DMA đa kênh cho PCI Express* được định cấu hình với tham số "Bật khả năng MSI" bị tắt và bật tham số "Bật địa chỉ MSI 64-bit" được bật. Cả hai tham số này cần phải được vô hiệu hóa khi vô hiệu hóa khả năng MSI.

    Độ phân giải

    Để khắc phục sự cố này, vô hiệu hoá tham số địa chỉ MSI 64-bit trong trình chỉnh sửa tham số IP bằng cách làm theo các bước dưới đây:

    1. Bật tham số MSI Capability để truy cập tham số Địa chỉ 64 bit (Trong Cài đặt PCIe>Cài đặt MCDMA)
    2. Bỏ chọn tham số "Bật địa chỉ MSI 64-bit"
    3. Bỏ chọn tham số "Bật khả năng MSI"
    4. Tạo lại IP biên dịch lại thiết kế.

    Sự cố này được khắc phục bắt đầu với phần mềm Quartus® Prime Pro Edition phiên bản 23.1

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7
    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.