ID bài viết: 000094002 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/12/2023

Tại sao Ví dụ Thiết kế Intel® FPGA IP HDMI F-Tile với Liên kết tốc độ cố định (FRL) và Chế độ Tín hiệu vi sai giảm thiểu chuyển đổi (TMDS) trên giao diện video đã đếm xung nhịp không hoạt động?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 22.4, các thay đổi đối với IP SystemPLL khiến rx_tmds_clk không chuyển đổi / ở mức thấp.

Nếu không có đồng hồ này hoạt động chính xác, chế độ Tín hiệu vi sai giảm thiểu chuyển đổi (TMDS) sẽ không hoạt động.

Độ phân giải

Một bản vá có sẵn để khắc phục sự cố này cho Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 22.4.

Tải xuống và cài đặt Patch 0.04 từ các liên kết sau:

Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.