ID bài viết: 000093821 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/11/2023

Tại sao tôi gặp lỗi khi mô phỏng Intel® FPGA IP DMA đa kênh R-Tile cho Ví dụ thiết kế PCI Express* sử dụng trình mô phỏng VCS?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 22.4, lỗi sẽ được quan sát thấy khi cố gắng mô phỏng Intel® FPGA IP DMA đa kênh R-Tile cho Ví dụ thiết kế PCI Express* cho các thiết bị Intel Agilex® sử dụng trình mô phỏng VCS.

    Thông báo lỗi sau sẽ được nhìn thấy:

    THÔNG TIN: 497636 ns Bắt đầu đọc DMA.... H2D

    THÔNG TIN: 500949 ns Queue Reset... Thực hiện

    THÔNG TIN: 501149 ns Đang chờ ghi lại MSI-X để đọc DMA ........

    FATAL: 4000000 ns Mô phỏng bị dừng do không hoạt động!

    THẤT BẠI: Mô phỏng bị dừng do lỗi nghiêm trọng!

    THẤT BẠI: Mô phỏng bị dừng do lỗi!

    $finish gọi từ tệp "./.. /.. //.. /.. /ip/pcie_ed_tb/dut_pcie_tb_ip/intel_rtile_pcie_tbed_100/SIM/altpcietb_g3bfm_log.v", dòng 144.

    Độ phân giải

    Không có giải pháp thay thế cho vấn đề này.

    Sự cố này đã được khắc phục bắt đầu từ phiên bản 23.1 của Phần mềm Intel® Quartus® Prime Pro Edition.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.