Có thể, một thiết kế với chế độ khởi động đầu tiên của HPS được hỗ trợ để được định cấu hình qua JTAG trên trình quản lý thiết bị an toàn (SDM) dựa trên Intel® Stratix® 10 và các Intel Agilex® SoC.
Để tạo tệp sof đầu tiên của HPS, hãy tạo một hình ảnh dự định sử dụng cho chế độ cấu hình không JTAG được hỗ trợ trên bo mạch của bạn, chẳng hạn như ASx4 hoặc AVST bằng cách sử dụng công cụ Tạo tập tin lập trình trong Phần mềm Intel® Quartus® Prime. Đảm bảo FSBL được thêm vào tệp .sof đầu vào.
Một tệp .sof đầu ra với tên _hps_auto.sof sẽ được tạo bởi công cụ Tạo Tệp Lập trình trong thư mục đầu ra đã chọn. Tệp này chứa FSBL và có thể được sử dụng để định cấu hình FPGA SoC qua JTAG.
Đây là dự kiến sẽ được cập nhật trong bản phát hành tiếp theo của SoC Intel Stratix FPGA Boot Hướng dẫn sử dụng Intel Agilex SoC FPGA Boot Hướng dẫn sử dụng.