ID bài viết: 000093291 Loại nội dung: Khả năng tương thích Lần duyệt cuối: 01/06/2023

Độ rộng DQ tối thiểu khi chỉ sử dụng chế độ PHY giao diện bộ nhớ ngoài trong thiết bị Intel Agilex®?

Môi Trường

    Phần mềm thiết kế Intel® Quartus® Prime
    Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 20
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do một giới hạn trong thiết bị Intel Agilex® tối thiểu, độ rộng DQ tối thiểu là 16 bit trong chế độ Chỉ PHY cứng giao diện bộ nhớ ngoài. Để so sánh, độ rộng DQ tối thiểu là 8 bit trong Giao diện bộ nhớ ngoài PHY cứng và chế độ Bộ điều khiển cứng.

Độ phân giải

Độ rộng 8 bit DQ không có kế hoạch được hỗ trợ trong chế độ Chỉ PHY giao diện bộ nhớ ngoài trong Intel Agilex® thiết bị.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA và FPGA SoC Intel® Agilex™ 7

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.