ID bài viết: 000093030 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/11/2022

Tại sao Bộ định cấu hình lại động F-Tile liên giao thức của tôi Intel® FPGA IP hiện hành vi vi phạm thời gian giữa các tên miền đồng hồ IP nằm trong các nhóm định cấu hình lại độc quyền lẫn nhau?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 22.3, các thiết kế F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP sẽ thể hiện các vi phạm thời gian giữa các lõi thuộc tính trí tuệ (IP) nằm trong các nhóm định cấu hình lại độc quyền lẫn nhau.

    Độ phân giải

    Để giải quyết vấn đề này, tạo ra các ràng buộc nhóm đồng hồ để cắt đứt đường dẫn giữa các tên miền đồng hồ chung độc quyền.
    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của Phiên bản Phần mềm Intel® Quartus® Prime Phiên bản Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.