Ở chế độ FASTSIM, một mô hình trừu tượng PMA đơn giản được sử dụng để cải thiện thời gian mô phỏng tổng thể cho phát trực tuyến F-Tile Avalon® streaming Intel® FPGA IP cho PCI Express.
Dự kiến sẽ có các thông báo lỗi và cảnh báo sau ở chế độ FASTSIM khi được mô phỏng bằng IP xác minh Synopsys.
Đó là do hiệu chỉnh PHY được bỏ qua trong mô phỏng. Việc bỏ qua lỗi và thông báo cảnh báo là an toàn.
UVM_ERROR/p/psg/EIP/synopsys/vip/vg_P-2019.06F/vip/svt/pcie_test_suite_svt/P-2019.06-1/design_dir/src/sverilog/vcs/pciesvc_serdes.sv(242) @ 382510.547 ns: uvm_test_top.env.pcie_env.rc_env.rc_agent.port0.pl0 [register_fail:ACTIVE_PL_LANE_SERDES:PROTOCOL:serdes_new_min_seen_14]: Thời gian nửa bit mới thấy (là 0.062500, bây giờ là 0,048750 ns) - SERDES mở khóa.
UVM_ERROR/p/psg/EIP/synopsys/vip/vg_P-2019.06F/vip/svt/pcie_test_suite_svt/P-2019.06-1/design_dir/src/sverilog/vcs/pciesvc_serdes.sv(242) @ 519982.5 47 ns: uvm_test_top.secondary_tests_1.env.pcie_env.rc_env.rc_agent.port0.pl0 [register_fail:ACTIVE_PL_LANE_SERDES:PROTOCOL:serdes_new_min_seen_1] : Thời gian nửa bit mới thấy (là 0.062500, bây giờ là 0.048750 ns) - SERDES mở khóa.
UVM_ERROR/p/psg/EIP/synopsys/vip/vg_P-2019.06F/vip/svt/pcie_test_suite_svt/P-2019.06-1/design_dir/src/sverilog/vcs/pciesvc_serdes.sv(242) @ 508334.547 ns: uvm_test_top.env.pcie_env.rc_env.rc_agent.port0.pl0 [register_fail:ACTIVE_PL_LANE_SERDES:PROTOCOL:serdes_new_min_seen_4]: Thời gian nửa bit mới thấy (là 0.062500, bây giờ là 0,048750 ns) - SERDES mở khóa.
UVM_ERROR/p/psg/EIP/synopsys/vip/vg_P-2019.06F/vip/svt/pcie_test_suite_svt/P-2019.06-1/design_dir/src/sverilog/vcs/pciesvc_serdes.sv(242) @ 389018.54 7 ns: uvm_test_top.secondary_tests_3.env.pcie_env.rc_env.rc_agent.port0.pl0 [register_fail:ACTIVE_PL_LANE_SERDES:PROTOCOL:serdes_new_min_seen_3] : Thời gian nửa bit mới thấy (là 0.062500, bây giờ là 0.048750 ns) - SERDES mở khóa.
UVM_ERROR/p/psg/EIP/synopsys/vip/vg_P-2019.06F/vip/svt/pcie_test_suite_svt/P-2019.06-1/design_dir/src/sverilog/vcs/pciesvc_serdes.sv(242) @ 51032 8,547 ns: uvm_test_top.env.pcie_env.rc_env.rc_agent.port0.pl0 [register_fail:ACTIVE_PL_LANE_SERDES:PROTOCOL:serdes_new_min_seen_3]: Thời gian nửa bit mới thấy (là 0.062500, bây giờ là 0,048750 ns) - SERDES mở khóa.
Không có kế hoạch khắc phục lỗi và thông báo cảnh báo.