ID bài viết: 000092970 Loại nội dung: Khả năng kết nối Lần duyệt cuối: 21/12/2022

Làm cách nào để kết nối Intel® FPGA IP chỉ DDR4 PHY với Bộ điều khiển DDR4 tùy chỉnh tương thích DFI?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    IP Bộ điều khiển DDR4 tùy chỉnh tuân thủ DFI không có các chân IO tương tự Intel® FPGA IP Bộ điều khiển DDR4. Vui lòng làm theo giải pháp để triển khai giao diện EMIF DDR4 với IP bộ điều khiển DDR4 tùy chỉnh tương thích DFI và IP chỉ Intel® FPGA DDR4 PHY.

    Độ phân giải

    Tín hiệu RAS/CAS/WE được ghép kênh với tín hiệu địa chỉ A[16:14] sử dụng tín hiệu ACT trên mỗi giao thức DDR4. Bus AFI cung cấp quyền truy cập thô vào các chân này.

    Khách hàng cần sử dụng một số logic thích ứng nhỏ: ánh xạ tín hiệu AFI tương ứng với A[16:14] với tín hiệu DFI_ADDRESS cho A[16:14] khi ACT_N thấp và đến RAS/CAS/WE khi ACT_N cao.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.