ID bài viết: 000092968 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 19/05/2023

Tại sao kích thước thanh trong nhật ký lspci không khớp với kích thước được cấu hình trong tham số IP khi sử dụng IP cứng Intel® Stratix® 10 H-Tile/L-Tile Avalon® Memory Mapped (AvalonMM) cho PCI Express*?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 22.2 trở lên, bạn có thể thấy kích thước thanh trong nhật ký lspci không khớp với kích thước được định cấu hình trong tham số IP khi sử dụng IP cứng Intel® Stratix® 10 H-Tile/L-Tile Avalon® Được ánh xạ (AvalonMM) cho PCI Express*.

    Độ phân giải

    Sự cố này được khắc phục Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 22.2 trở đi.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 TX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.