Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 22.3, có sự cố trong mã RTL của tệp Ví dụ thiết kế F-Tile CPRI PHY Intel® FPGA IP cpriphy_ftile_hw.v. Tín hiệu trạng thái đặt lại ninit_done từ Intel® FPGA IP Đặt lại Bản phát hành không được kết nối với các cổng đặt lại F-Tile CPRI PHY Intel FPGA IP. Do đó, tín hiệu đặt lại không có hiệu lực trong quá trình chạy phần cứng.
Bạn có thể thêm tín hiệu ninit_done và init_done vào i_reconfig_reset, i_rest_n, i_tx_rst_n và i_rx_rst_n trong tệp cpriphy_ftile_hw.v dưới mô-đun dut_wrapper.
.i_reconfig_reset (i_reconfig_reset | ninit_done), //hoạt động cao
.i_rst_n (i_rst_n[cpriphy_inst] &; init_done ),
.i_tx_rst_n (i_tx_rst_n[cpriphy_inst] &init_done ),
.i_rx_rst_n (i_rx_rst_n[cpriphy_inst] &init_done ),
Sự cố này được khắc phục bắt đầu từ Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 22.4.