Mô tả
Hướng dẫn sử dụng Bộ tái cấu hình động F-Tile Intel® FPGA IP Phiên bản: 2022.09.26 trở về trước thiếu yêu cầu xung nhịp mô phỏng cho Hệ thống con CPU Nios®.
Nếu dải tần số được cung cấp trong Bảng 7. Tín hiệu đồng hồ được theo sau cho đầu vào i_cpu_clk; IP trong mô phỏng sẽ không xác nhận được tx/rx_reset_ack sau khi tx/rx_reset được khẳng định.
- Tần số 100 đến 250 MHz khi tắt Bật bảo vệ ECC .
- Tần số 100 đến 200 MHz khi bật tính năng Bật bảo vệ ECC .
Độ phân giải
Chỉ dành cho mô phỏng, hãy kết nối chân i_cpu_clk của Bộ tái cấu hình động F-Tile Intel® FPGA IP với xung nhịp 100GHz. Điều này sẽ tăng tốc độ mô phỏng F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP và tx / rx_reset_ack sẽ được xác nhận chính xác.
Không có kế hoạch sửa chữa phần cứng cho vấn đề này. Hướng dẫn sử dụng đề cập đến yêu cầu tín hiệu đồng hồ mô phỏng.