Do sự cố trong Phần mềm In the Intel® Quartus® Prime Pro Edition phiên bản 22.2 trở về trước, bạn có thể quan sát thấy đồng hồ F-tile Reference và System PLL Intel® FPGA IP không khóa được:
- 999,9 MHz với tần số xung nhịp tham chiếu được đặt là 323,2 MHz.
- 506,88 MHz với tần số xung nhịp tham chiếu được đặt là 245,76 MHz.
Để khắc phục sự cố này, bạn cần thực hiện các bước sau:
- Trong bộ điều hướng dự án, bấm đúp vào OPN (số bộ phận đặt hàng).
- Trong cửa sổ bật ra, nhấp vào nút "Tùy chọn thiết bị và mã pin".
- Trong danh mục "Chung", thay đổi tham số " Nguồn đồng hồ cấu hình " từ " Bộ dao động bên trong" thành:
- Chân OSC_CLK_1 100 MHz hoặc
- Chân OSC_CLK_1 125 MHz
- Biên dịch lại thiết kế.
- Cung cấp đồng hồ tham chiếu bên ngoài với tần số chính xác cho chân OSC_CLK_1. Vị trí chân "OSC_CLK_1" có thể được tìm thấy trong sơ đồ của bộ công cụ phát triển của bạn.
Lưu ý: đối với các thiết bị F-tile Intel Agilex® có OPN kết thúc bằng hậu tố VR0, VR1 và VR2, bạn cần sử dụng Intel® Quartus® Prime Programmer phiên bản 21.4 để các giải pháp trên hoạt động.