ID bài viết: 000092593 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/11/2022

Tại sao có dữ liệu không hợp lệ trên giao diện rx_avs của serial Lite IV Intel® FPGA IP trên Intel® Agilex™ thiết bị Intel® Stratix® 10?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 21.4 trở lên, bạn có thể thấy dữ liệu không hợp lệ trên giao diện rx_avs của Serial Lite IV Intel® FPGA IP nếu bạn đặt lại đối tác liên kết của nó Serial Lite IV Intel® FPGA IP.

     

    Dưới đây là ví dụ chụp dạng sóng dành cho dữ liệu không hợp lệ:

    1. rx_avs_data sẽ chuyển đổi, chứa một số dữ liệu ngẫu nhiên.
    2. rx_avs_valid sẽ bật tắt, nhưng không hiển thị sop/eop khi mật độ rx_avs_valid cao.
    3. rx_link_up sẽ cao với dữ liệu ngẫu nhiên bất ngờ và dấu hiệu hợp lệ. rx_error hiện lỗi PCS.

    Độ phân giải

    Để khắc phục vấn đề này, tải xuốngcài đặt các bản vá sau:

    Vấn đề này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Intel® Quartus® Prime phiên bản Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7
    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.