ID bài viết: 000092533 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/08/2023

Tại sao tôi thấy rằng xác nhận mem_reset_n và mem_cke không đáp ứng thông số kỹ thuật JEDEC tại mô phỏng IP Intel® Arria®10 FPGA DDR4, DDR3 IP?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện bộ nhớ ngoài IP FPGA Intel® Arria® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy DDR4 và DDR3 khởi tạo trình tự vi phạm thời gian trong đó đặc tả JEDEC xác định 500us khi mô phỏng.

    Độ phân giải

    Điều này là để rút ngắn thời gian mô phỏng và phần cứng thực tế tuân theo đặc điểm kỹ thuật JEDEC.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.