ID bài viết: 000092512 Loại nội dung: Lỗi in Lần duyệt cuối: 04/09/2023

Tại sao mô phỏng ví dụ thiết kế Intel® FPGA Hard IP Ethernet F-tile của tôi không thành công khi sử dụng trình mô phỏng Questa*-Intel® FPGA Edition?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Phiên bản FPGA Questa*-Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 22.2, 22.3 và 22.4, bạn có thể thấy mô phỏng ví dụ thiết kế Intel® FPGA Hard IP Ethernet F-tile bị kẹt ở trình tự đặt lại bằng trình mô phỏng Questa*-Intel® FPGA Edition.

    Độ phân giải

    Không có cách giải quyết. Bạn có thể sử dụng các trình mô phỏng khác để chạy mô phỏng. Ví dụ: ModelSim* SE hoặc QuestaSim*.

    Sự cố này đã được khắc phục trong phiên bản 23.1 của Phần mềm Intel® Quartus® Prime Pro Edition.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Intel® Agilex™ Chuỗi I FPGAs và SoC FPGAs

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.