ID bài viết: 000092287 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 27/02/2023

Tại sao IP Intel Agilex FPGA 7 Intel Agilex® F-Tile JESD204B không thực hiện được kiểm tra loopback ngoài?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® JESD204B
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 22.3 trở lên, Khả năng thích ứng FGT Rx không thể diễn ra trong thử nghiệm loopback bên trong và bên ngoài, dẫn đến lỗi kiểm tra.

    Vấn đề này là do một cài đặt không chính xác trong IP Intel Agilex 7 FPGA® F-Tile JESD204B.

     

    Độ phân giải

    Cho đến nay không có giải pháp khắc phục.
    Vấn đề này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm Intel® Quartus® Prime phiên bản Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Intel® Agilex™ Chuỗi F FPGAs và SoC FPGAs

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.