Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 22.2 trở đi, lỗi sau sẽ xảy ra khi thực hiện công cụ Gỡ lỗi Trình kiểm tra Liên kết PCI Express trong L-Tile và H-Tile Avalon® IP FPGA Bộ nhớ được ánh xạ cho PCI Express cho Stratix® 10 GX FPGA.
Cảnh báo: Không tìm thấy pcie_link_inspector và JTAG master
lỗi: master_read_32 : Lỗi: Đường dẫn đã cho không hợp lệ
trong khi thực hiện
"master_read_32 $slave [expr $base_addr - {$address_hex*4}] 1"
(thủ tục). pli_read32" dòng 2)
được gọi từ bên trong
"pli_read32 $pli_adne $ltssm_base_addr 0x01"
(thủ tục "ltssm_debug_check" dòng 2)
được gọi từ bên trong
"ltssm_debug_check"
(tệp "TCL/link_insp_test_suite.tcl" dòng 176)
được gọi từ bên trong
"nguồn TCL/link_insp_test_suite.tcl"
(tệp "c:/tạm thời/tcl/pcie_link_inspector.tcl" dòng 26)
được gọi từ bên trong
"nguồn $PATH/pcie_link_inspector.tcl"
Để khắc phục sự cố này, sao chép thư mục TCL và tệp .sof từ ví dụ L-tile và H-tile Avalon® bộ nhớ ánh xạ FPGA IP cho PCI Express vào thư mục dự án, sau đó đọc nó như thiết kế.
Khởi động lại hệ thống để liệt kê. Chạy các lệnh bên dưới
Nguồn $ TCL/setup_adme.tcl
Nguồn $ TCL/xcvr_pll_test_suite.tcl
Nguồn $ TCL/ltssm_state_monitor.tcl
Nguồn $ TCL/link_insp_test_suite.tcl
Nguồn $ TCL/hip_reconfig_display.tcl
$ ltssm_display 25
Sự cố này được khắc phục trong Phần mềm Quartus® Prime Pro Edition v22.2 trong quá trình tạo thiết kế mẫu.