ID bài viết: 000091740 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 26/09/2025

Tại sao việc biên dịch Quartus® Prime Pro không thành công trong giai đoạn Phân tích & Tổng hợp khi Không có Bộ phát triển nào được chọn trong Ví dụ Thiết kế IP SDI II F-tile với AXIS-VVP được kích hoạt đầy đủ?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    Giao diện
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 22.2, thông báo lỗi sau xuất hiện trong quá trình biên dịch Quartus® Prime Pro khi tạo thiết kế mẫu IP SDI II F-tile với AXIS-VVP được bật đầy đủ và Không có Bộ phát triển nào được chọn:

  • Lỗi (20521): Tham chiếu đầu vào của IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll được điều khiển bởi một nguồn bất hợp pháp: một chân ảo. Nguồn của IOPLL refclk phải là một IOPLL khác hoặc một chân đầu vào refclk chuyên dụng
Độ phân giải

Để khắc phục sự cố này, khi chọn Không có Bộ phát triển trong Ví dụ Thiết kế IP SDI II F-tile với AXIS-VVP Được bật đầy đủ, dòng nhận xét <set_instance_assignment -name VIRTUAL_PIN BẬT -sang clk_3a_gpio_p_2> trong cài đặt tệp Quartus® Settings File (QSF) biên dịch lại thiết kế.

Sự cố này được khắc phục bắt đầu từ phiên bản 25.1 của Phần mềm Quartus® Prime Pro Edition.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Intel Agilex® 7 FPGAs and SoC FPGAs

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.