ID bài viết: 000091740 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 16/08/2023

Tại sao trình biên dịch Intel® Quartus® Prime Pro không thành công trong giai đoạn Phân tích & Tổng hợp khi Không có Bộ phát triển nào được chọn trong Ví dụ thiết kế Intel® FPGA IP SDI II F-tile với AXIS-VVP được kích hoạt đầy đủ?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 22.2, thông báo lỗi sau xuất hiện trong quá trình biên dịch Intel® Quartus® Prime Pro khi tạo thiết kế mẫu Intel® FPGA IP SDI F-tile với AXIS-VVP được bật đầy đủ và Không có Bộ phát triển nào được chọn:

    • Lỗi (20521): Tham chiếu đầu vào của IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll được điều khiển bởi một nguồn bất hợp pháp: một chân ảo. Nguồn của IOPLL refclk phải là một IOPLL khác hoặc một chân đầu vào refclk chuyên dụng
    Độ phân giải

    Để khắc phục sự cố này, khi chọn Không có Bộ phát triển trong F-tile SDI II Intel® FPGA IP Ví dụ thiết kế với AXIS-VVP Được bật đầy đủ, dòng nhận xét <set_instance_assignment -name VIRTUAL_PIN BẬT -sang clk_3a_gpio_p_2> trong cài đặt tệp cài đặt tệp cài đặt cài đặt Intel® Quartus® Cài đặt (QSF) biên dịch lại thiết kế.

    Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.