Có thể, có một vài cập nhật/thay đổi đối với các mô hình IBIS Intel® Stratix® 10 cuối cùng, models.xls stratix10 (danh sách các mô hình) và stratix10_v3p0.ibs (tệp IBIS bên trong stratix10.zip), được liệt kê bên dưới
1. Trong tệp stratix10 models.xls, chúng tôi đã xóa các tên mô hình dsstl12, dstl12, sstl12 và 412 IBIS với các cài đặt kết hợp của p0 và s1 hoặc p0 và chấm dứt trên chip (OCT).
Điều này là do các mô hình dsstl12, dstl12, sstl12 và phổ biến12 được liệt kê không chính xác với cài đặt độ phân tích trước là 0 (p0). Các tiêu chuẩn I/O này không hỗ trợ cài đặt định sẵn 0 khi tốc độ slew là 1.
2. Trong tệp stratix10_v3p0.ibs, chúng tôi đã thêm tên mô hình sstl18ii_in_hps_lv IBIS trong từ khóa [Chân].
Điều này là do mô sstl18ii_in_hps_lv tồn tại nhưng bị thiếu ở phần khai báo bên dưới từ khóa [Chân].
3. trong cả tệp stratix10_v3p0.ibs và stratix10 models.xls, chúng tôi đã xóa cài đặt 'p0' khỏi các tên mô hình 1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS và 3.0V LVTTL IBIS.
Điều này là do các mô hình cho 1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS và 3.0V LVTTL không chính xác chứa cài đặt p0. Các tiêu chuẩn I/O này không hỗ trợ tính năng bổ trợ trước.
4. Trong tệp stratix10 models.xls, chúng tôi đã thêm tên mô hình LVCMOS IBIS 1,8V được hỗ trợ cho ngân hàng HPS I/O.
Điều này là do tên mô hình 1.8V LVCMOS IBIS được hỗ trợ cho ngân hàng HPS I/O bị thiếu trong tệp stratix10 models.xls. Các mô hình còn thiếu là
A. 18_io_d10s0_hps_lv
B. 18_io_d10s1_hps_lv
c. 18_io_d12s0_hps_lv
d. 18_io_d12s1_hps_lv
E. 18_io_d16s0_hps_lv
F. 18_io_d16s1_hps_lv
G. 18_io_d2s0_hps_lv
H. 18_io_d4s0_hps_lv
i. 18_io_d4s1_hps_lv
J. 18_io_d6s0_hps_lv
K. 18_io_d6s1_hps_lv
l. 18_io_d8s0_hps_lv
m. 18_io_d8s1_hps_lv
N. 18_io_r25_hps_lv
O. 18_io_r50_hps_lv
Các Intel® Stratix® 10 models.xls và stratix10_v3p0.ibs sẽ được sửa chữa trong một bản sửa đổi trong tương lai.