ID bài viết: 000091610 Loại nội dung: Lỗi in Lần duyệt cuối: 15/06/2023

Tại sao giá trị tính toán của tôi cho Tx hoặc Rx UI không chính xác khi sử dụng các lệnh được tìm thấy trong các ví dụ thiết kế cho các biến thể Giao thức thời gian chính xác (PTP) của giao thức Ethernet F-Tile Intel® FPGA Hard IP?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 22.2, các lệnh được cung cấp trong Thiết kế Intel® FPGA Hard IP Ethernet F-Tile với Giao thức thời gian chính xác (PTP) có thể hiển thị các giá trị Tx hoặc Rx UI không chính xác.

    Độ phân giải

    Để giải quyết vấn đề này, thực hiện các bước sau:

    1. Mở lệnh chương trình cơ sở PTP nằm ở thư mục thiết kế ví dụ <>/hardware_test_design/hwtest/altera/ptp/ptp_fw.tcl
    2. Tìm thay thế các dòng mã sau:
    • TỪ cài đặt tx_tam_cnt [format 0x%X [expr [expr $rd_data & 0x3FFF0000] >> 16]]
    • ĐỂ đặt tx_tam_cnt [định dạng 0x%X [expr [expr $rd_data & 0x7FFF0000] >> 16]]
    • FROM set rx_tam_cnt [format 0x%X [expr [expr $rd_data & 0x3FFF0000] >> 16]]
    • ĐỂ đặt rx_tam_cnt [format 0x%X [expr [expr $rd_data & 0x7FFF0000] >> 16]
    • TỪ bộ tx_tam_cnt_delta_max 32767
    • TO set tx_tam_cnt_delta_max 32768
    • TỪ bộ rx_tam_cnt_delta_max 32767
    • ĐỂ thiết rx_tam_cnt_delta_max 32768
    1. Lưu tệp tin

    Sự cố này đã được khắc phục bắt đầu từ phiên bản 22.3 của Phần mềm Intel® Quartus® Prime phiên bản Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.