ID bài viết: 000091592 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 01/06/2023

Tại sao Bộ tạo lưu lượng EMIF Intel Agilex® 7 FPGA bị lỗi trong Multidr4 LRDIMM ở tần số hoạt động cao hơn trong Phần mềm Intel® Quartus® Prime phiên bản Pro v21.2?

Môi Trường

    Phần mềm thiết kế Intel® Quartus® Prime
    Phần mềm lập trình FPGA Intel®
    Mô hình bộ nhớ
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể gặp phải lỗi bit khi bắt đầu hoặc kết thúc burst BL8 ở tần số cao trong Bộ tạo lưu lượng® EMIF 7 thiết bị Intel Agilex 7. Lỗi này xảy ra chủ yếu do cài đặt thời gian xoay bus không chính xác.

Độ phân giải

® Intel Agilex tạo lưu lượng EMIF thiết bị 7 bắt đầu chuyển qua sau khi thêm thời gian quay bus bổ sung vào các tham số sau thông qua Tab GUI->controller EMIF. Ví dụ: + 3 chu kỳ trong các tham số sau:


rd_to_wr_same_chip

wr_to_rd_same_chip

rr_to_rd_diff_cihp

rd_to_wr_diff_chip

wr_to_wr_diff_chip

wr_to_rd_diff_chip

Thông tin bổ sung

Vấn đề này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của phiên bản Phần mềm Intel® Quartus® Prime phiên bản Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Intel Agilex® 7 FPGAs and SoC FPGAs

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.