ID bài viết: 000091590 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 01/06/2023

Tại sao trình mô phỏng phần mềm ModelSim*-Intel® FPGA tạo ra lỗi trong khi mô phỏng ví dụ® thiết kế INTEL AGILEX 7 FPGA IP EMIF với màn hình Hiệu quả được kích hoạt?

Môi Trường

  • Phần mềm thiết kế Intel® Quartus® Prime
  • Công cụ mô phỏng FPGA Intel®
  • IP FPGA Intel® Thành phần gỡ lỗi giao diện bộ nhớ ngoài
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong khi chạy mô phỏng mức truyền thanh ghi (RTL) cho ví dụ thiết kế INTEL AGILEX® FPGA EMIF IP có bật màn hình Hiệu quả, lỗi xảy ra với thông báo lỗi sau:

    Lỗi (vsim-8604) .. /ip/ed_sim/ed_sim_dut/altera_amm_effmon_191/sim/altera_amm_effmon_single_top.sv(246): NaN (không phải một số) do hoạt động phân chia

    Độ phân giải

    Sự cố này đã được khắc phục trong phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.2 trở lên.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    Intel® Agilex™ FPGA và SoC FPGA
    Thiết bị cấu hình FPGA Intel®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.