Khi giao diện HPS F2H được định cấu hình thành LẠC-lite và được kết nối với bản chính LẠCH-lite (ví dụ: từ IP bộ dịch kết hợp bộ nhớ đệm hoặc IP bộ điều hợp ACP tùy chỉnh) trong thiết bị Intel® Stratix® 10 hoặc thiết bị Intel Agilex® 7, bạn có thể thấy lỗi dưới đây khi bạn tạo thiết kế trong công cụ Trình thiết kế nền tảng:
Lỗi: Cần có kết nối nhưng hiện không được hỗ trợ cho loại giao diệnlite.
Lỗi này chỉ được báo cáo bởi Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 22.1 trở lên.
Hiện tại, công cụ Thiết kế nền tảng không thêm bất kỳ bộ điều hợp nào giữa cặp thụ động chính LITE-lite để giúp kết nối hoạt động chính xác. Công cụ thiết kế nền tảng trong Quartus phiên bản 22.1 bắt đầu kiểm tra kết nối LẠC LẠC-lite và sẽ báo cáo lỗi nếu phát hiện có bất kỳ sự không phù hợp tín hiệu nào giữa kết nối LƯỢC-lite. Các nhà thiết kế phải kiểm tra tất cả các tín hiệu, ví dụ: ATHERNET, AWID, ĐẤU THẦU, CÂU LẠC BỘ, ARUSER, AWUSER, v.v., để đảm bảo kết nối CỦA BẠN hoạt động như mong đợi.
Khi sử dụng giao diện HPS F2H ACE-lite, độ rộng của A ĐI, AWID, ĐẤU THẦU và ĐI TỪ bậc thầy CỦA LITE NÊN được đặt là 5 để khớp chính xác giao diện HPS F2HÁT-lite. Tín hiệu ARUSER và AWUSER cũng cần phải được kết nối chính xác giữa các kết nối LẠC-lite.